简介

设计用于产生用于寻址PDP中的行或列的寻址信号。在寻址列的情况下，所述方法包括以下步骤：在阶段T1内，将DC电压V1施加在跨越螺线管L的端子之间，从而由螺线管L存储能量，并将电压A施加到跨越所选择的列的端子之间；在阶段T2内，将存储在螺线管L中的部分能量放电到所述列中，直到跨越所述列的端子之间的电压变为零为止；在阶段T3内，保持跨越列的端子之间的零电压，并在该阶段期间，可选地修改对列的选择；在阶段T4内，利用存储在相应电容器中的电流对螺线管L进行充电，直到跨越所述列的端子之间的电压变为零为止；以及在阶段T5内，保持跨越与所述列相对应的所述电容器的端子的零电压，从而创建显示板的单元中的写电流。

处理器

一种具有高效取模寻址单元的数字信号处理器，在地址产生单元内设置的取模寻址单元包括基址寄存器组，变址寄存器组，模数寄存器组，全加器，进位保留加法器和数据选择器，基址寄存器，变址寄存器和模数寄存器接受从有效地址准备单元传来的数据信息，基址寄存器和变址寄存器的值分别输入到一个全加器和进位保留加法器，同时模数寄存器的值也输入到该进位保留加法器，进位保留加法器的两个输出作为中间结果又输入到另一个全加器，同时该加法器的进位输出端连到数据选择器上，来选择两个加法器的输出结果。本发明使得数字信号处理器取模单元的时延降低，同时由于省去了复杂的比较器而减少了芯片面积，提高了芯片的性能，增加了它的性价比。